В AT90S2313 предусмотрены два таймера/счетчика общего назначения. 8-разрядный и 16-разрядный. Каждый из таймеров индивидуально подключается к одному из выходов 10-разрядного предварительного делителя частоты. Оба таймера могут использоваться как таймеры с внутренним источником импульсов или счетчики импульсов поступающих извне.
В качестве источника импульсов для таймеров можно выбрать сигнал с тактовой частотой процессора (CK), импульсы предварительного делителя (CK/8, CK/64, CK/256 или CK/1024) или импульсы с соответствующего внешнего вывода. Кроме того, таймеры могут быть остановлены, запретом прохождения импульсов на них.
8-разрядный таймер/счетчик может получать импульсы тактовой частоты - CK, импульсы с предварительного делителя (CK/8, CK/64, CK/256 или CK/1024), импульсы с внешнего вывода или быть остановлен соответствующими установками регистра TCCR0. Флаг переполнения таймера находится в регистре TIFR. Биты управления таймером расположены в регистре TCCR0. Разрешение и запрещение прерываний от таймера управляется регистром TIMSK.
При работе таймера/счетчика от внешнего сигнала, внешний сигнал синхронизируется с тактовым генератором ЦПУ. Для правильной обработки внешнего сигнала, минимальное время между соседними импульсами должно превышать период тактовой частоты процессора. Сигнал внешнего источника обрабатывается по спадающему фронту тактовой частоты процессора.
8-разрядный таймер/счетчик можно использовать как счетчик с высоким разрешением, так и для точных применений с низким коэффициентом деления тактовой частоты. Более высокие коэффициенты деления можно использовать для медленных функций или измерения временных интервалов между редкими событиями.
| Бит | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| $33($53) | - | - | - | - | - | CS02 | CS01 | CS00 | TCCR0 |
| Чт./зап (R/W) | R | R | R | R | R/W | R/W | R/W | R/W | |
| Начальн.знач. | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
Биты 7..3 - зарезервированы. В AT90S2313 эти биты зарезервированы и всегда читаются как 0.
Биты 2,1,0 - CS02, CS01, CS00 - выбор тактовой частоты. Эти биты задают коэффициент деления предварительного делителя.
| CS02 | CS01 | CS00 | Описание |
| 0 | 0 | 0 | Таймер/счетчик остановлен |
| 0 | 0 | 1 | CK |
| 0 | 1 | 0 | CK/8 |
| 0 | 1 | 1 | CK/64 |
| 1 | 0 | 0 | CK/256 |
| 1 | 0 | 1 | CK/1024 |
| 1 | 1 | 0 | Внешний вывод T0, нарастающий фронт |
| 1 | 1 | 1 | Внешний вывод T0, спадающий фронт |
Условие Stop запрещает/разрешает функционирование таймера/счетчика. В режимах деления используется частота тактового генератора. При использовании работы от внешнего источника предварительно должен быть установлен соответствующий бит регистра направления данных (0 - включает ножку на ввод).
| Бит | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| $32($52) | MSB | - | - | - | - | - | - | LSB | TCNT0 |
| Чт./зап (R/W) | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| Начальн.знач. | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
Таймер/счетчик реализован как нарастающий счетчик с возможностью чтения и записи. При записи таймера/счетчика, если присутствуют тактовые импульсы, таймер/счетчик продолжает счет в следующем за операцией записи тактовом цикле таймера.
16-разрядный таймер/счетчик может получать импульсы тактовой частоты - CK, импульсы с предварительного делителя (CK/8, CK/64, CK/256 или CK/1024), импульсы с внешнего вывода или быть остановлен соответствующими установками регистра TCCR1A. Флаги состояния таймера (переполнения, совпадения и захвата) и управляющие сигналы находится в регистре TIFR. Разрешение и запрещение прерываний от таймера 1 управляется регистром TIMSK.
При работе таймера/счетчика 1 от внешнего сигнала, внешний сигнал синхронизируется с тактовым генератором ЦПУ. Для правильной обработки внешнего сигнала, минимальное время между соседними импульсами должно превышать период тактовой частоты процессора. Сигнал внешнего источника обрабатывается по спадающему фронту тактовой частоты процессора.
16-разрядный таймер/счетчик 1 можно использовать как счетчик с высоким разрешением, так и для точных применений с низким коэффициентом деления тактовой частоты. Более высокие коэффициенты деления можно использовать для медленных функций или измерения временных интервалов между редкими событиями.
Таймер/счетчик 1 поддерживает функцию совпадения используя регистр совпадения OCR1A в качестве источника для сравнения с содержимым счетчика. Функция совпадения поддерживает очистку счетчика и переключение выхода по совпадению.
Таймер/счетчик 1 можно использовать как 8-, 9- или 10-разрядный широтно-импульсный модулятор. В этом режиме счетчик и регистр OCR1 работают как защищенный от дребезга независимый ШИМ с отцентрованными импульсами. Подробно эта функция будет описана ниже.
Функция захвата по входу предусматривает захват содержимого таймера/счетчика 1 в регистр захвата ICR1 и управляется внешним сигналом на входе захвата - ICP. Работа режима захвата определяется управляющим регистром TCCR1.
При работе захвата по входу, может быть включена схема подавления шума, при этом сигнал захвата возникает только в том случае, если событие управляющее захватом наблюдается на протяжении 4-х машинных циклов.
| Бит | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| $2F($4F) | COM1A1 | COM1A0 | - | - | - | - | PWM11 | PWM10 |
| Чт./зап | R/W | R/W | R | R | R | R | R/W | R/W |
| Нач.знач. | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
Биты 7,6 - COM1A1, COM1A0: Режим выхода совпадения
Биты 1,0 - PWM11, PWM10: Эти управляющие биты задают отклик вывода OC1 процессора на совпадение регистра сравнения и таймера/счетчика 1. Поскольку это альтернативная функция порта, соответствующий бит направления должен устанавливать вывод на выход. Конфигурация управляющих бит показана в следующей таблице:
| COM1A1 | COM1A0 | Описание |
| 0 | 0 | Таймер/счетчик 1 отключен от вывода OC1 |
| 0 | 1 | Переключение выхода OC1 |
| 1 | 0 | Сброс (0) вывода OC1 |
| 1 | 1 | Установка (1) вывода OC1 |
В режиме ШИМ эти биты имеют другие функции, которые указаны в таблице 11.
При изменении битов COM1A1 и COM1A0 прерывание по совпадению должно быть запрещено, очисткой соответствующего бита в регистре TIMSK. Иначе, прерывание может произойти во время изменения битов.
Биты 5..2 - зарезервированы. В AT90S2313 эти биты зарезервированы и всегда читаются как 0.
Биты 1,0 - PWM11, PWM10: Биты установки ШИМ: Эти биты устанавливают режим работы таймера/счетчика 1 в качестве ШИМ (см. табл. 8). Подробнее этот режим будет рассмотрен ниже.
| PWM11 | PWM10 | Описание |
| 0 | 0 | Работа ШИМ запрещена |
| 0 | 1 | 8-разрядный ШИМ |
| 1 | 0 | 9-разрядный ШИМ |
| 1 | 1 | 10-разрядный ШИМ |
| Бит | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| $2E($4E) | ¦ICNC1 | ICES1 | - | - | CTC1 | CS12 | CS11 | CS10 |
| Чт./зап | R/W | R/W | R | R | R/W | R/W | R/W | R/W |
| Нач.знач. | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
Бит 7 - ICNC1: Подавитель входного шума входа захвата: Если этот бит сброшен (0), подавление входного шума входа захвата запрещено. При это захват срабатывает по первому заданному (нарастающему или спадающему) фронту сигнала на выводе ICP. При установке бита обрабатываются четыре последовательные выборки сигнала на выводе ICP. Для срабатывания захвата все выборки должны соответствовать уровню заданному битом ICES1. Частота выборок равна тактовой частоте процессора.
Бит 6 - ICES1: выбор фронта сигнала захвата: Если бит ICES1 сброшен (0) содержимое таймера/счетчика 1 переписывается в регистр захвата по спадающему фронту сигнала на выводе ICP. Если бит установлен - по нарастающему фронту сигнала.
Биты 5,4 - зарезервированы. В AT90S2313 эти биты зарезервированы и всегда читаются как 0.
Бит 3 - CTC1: Очистка таймера счетчика 1 по совпадению: Если бит установлен (1), таймер/счетчик 1 устанавливается в $0000 в такте следующем за событием совпадения. Если бит сброшен, таймер/счетчик 1 продолжает считать пока не будет остановлен, сброшен, произойдет его переполнение или изменение направления счета. В режиме ШИМ этот бит не работает.
Биты 2,1,0 - CS12, CS11, CS10: выбор частоты тактирования: Эти биты определяют источник счетных импульсов для таймера/счетчика 1 (Таблица 2.7.)
| CS12 | CS11 | CS10 | Описание |
| 0 | 0 | 0 | Таймер/счетчик остановлен |
| 0 | 0 | 1 | CK |
| 0 | 1 | 0 | CK/8 |
| 0 | 1 | 1 | CK/64 |
| 1 | 0 | 0 | CK/256 |
| 1 | 0 | 1 | CK/1024 |
| 1 | 1 | 0 | Внешний вывод T1, нарастающий фронт |
| 1 | 1 | 1 | Внешний вывод T1, спадающий фронт |
| Бит | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | |
| $2D($4D) | MSB | - | - | - | - | - | - | - | TCNT1H |
| Чт./зап (R/W) | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| Начальн.знач. | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
| Бит | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| $2C($4C) | - | - | - | - | - | - | LSB | TCNT1L | |
| Чт./зап (R/W) | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| Начальн.знач. | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
Это 16-разрядный регистр, содержащий текущее значение таймера/счетчика 1. Чтобы чтение и запись двух байт счетчика происходило синхронно, для работы с ним используется временный регистр (TEMP).
Запись в таймер счетчик 1: При записи старшего байта в TCNT1H, записываемые данные помещаются в регистр TEMP. Затем, при записи младшего байта, он вместе с данными из TEMP переписывается в таймер/счетчик 1. Таким образом, при записи 16-разрядного значения первым должен записываться байт в TCNT1H.
Чтение таймера/счетчика 1: При чтении младшего байта из TCNT1L, он посылается в процессор, а данные из TCNT1H переписываются в регистр TEMP, то есть одновременно читаются все 16-разрядов. При последующем чтении регистра TCNT1H, данные берутся из регистра TEMP.
Таймер/счетчик 1 организован как суммирующий счетчик (в режиме ШИМ - суммирующий/вычитающий) с возможностью чтения и записи. Если выбран источник тактовых импульсов для таймера/счетчика 1, после записи в него нового значения, он продолжает счет в следующем после записи периоде тактовой частоты.
| Бит | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | |
| $2B($4B) | MSB | - | - | - | - | - | - | - | OCR1AH |
| Чт./зап (R/W) | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| Начальн.знач. | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
| Бит | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| $2A($4A) | - | - | - | - | - | - | LSB | OCR1A | |
| Чт./зап (R/W) | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| Начальн.знач. | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
Регистр совпадения - 16-разрядный регистр, доступный для чтения и записи.
В этом регистре хранятся данные, которые непрерывно сравниваются с текущим значением таймера/счетчика 1. Действие по совпадению задается регистрами управления таймером/счетчиком 1 и регистром состояния. Поскольку регистр OCR1A является 16-разрядным, при записи нового значения в регистр, для того чтобы оба байта регистра записывались одновременно, используется временный регистр. При записи старшего байта, данные помещаются во временный регистр, который переписывается в OCR1AH при записи младшего байта в OCR1AL. Таким образом, для записи в регистр первым должен записываться старший байт.
| Бит | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | |
| $25($45) | MSB | - | - | - | - | - | - | - | ICR1H |
| Чт./зап (R/W) | R | R | R | R | R | R | R | R | |
| Начальн.знач. | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
| Бит | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| $24($44) | - | - | - | - | - | - | LSB | ICR1L | |
| Чт./зап (R/W) | R | R | R | R | R | R | R | R | |
| Начальн.знач. | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
Регистр захвата 16-разрядный регистр доступный только для чтения. По нарастающему или спадающему фронту (в соответствии с выбором фронта импульса захвата ICES1) сигнала на выводе ICP текущее значение таймера/счетчика 1 переписывается в регистр захвата ICR1. В это же время устанавливается флаг захвата ICF1.
Поскольку регистр захвата является 16-разрядным, для чтения его значения, чтобы оба байта прочитались одновременно, используется временный регистр. При чтении младшего байта ICR1L, он посылается в ЦПУ, а старший байт регистра ICR1H переписывается во временный регистр. При чтении старшего байта, он принимается из временного регистра. Таким образом для чтения 16-разрядного регистра первым должен читаться младший байт.
Таймер/счетчик в режиме ШИМ
При выборе режима широтно-импульсной модуляции (ШИМ), таймер/счетчик 1 и регистр совпадения OCR1A формируют 8, 9 или 10-разрядный непрерывный свободный от "дрожания" и правильный по фазе сигнал, выводимый на ножку PB3(OC1). Таймер/счетчик 1 работает как реверсивный счетчик считающий от 0 до конечного значения. При достижении конечного значения счетчик начинает считать в обратную сторону до нуля, после чего рабочий цикл повторяется. Когда значение счетчика совпадает с 8, 9 или 10-ю младшими битами регистра OCR1A, вывод PD1(OC1) устанавливается или сбрасывается в соответствии с установками бит COM1A1 и COM1A0 в регистре TCCR1
| Разрешение ШИМ | Конечное значение таймера | Частота ШИМ |
| 8 бит | $00FF (255) | Ftc1/510 |
| 9 бит | $01FF (511) | Ftc1/1022 |
| 10 бит | $03FF (1023) | Ftc1/2046 |
В режиме ШИМ, при записи в регистр OCR1A, 10 младших бит передаются во временный регистр и переписываются только при достижении таймером/счетчиком конечного значения. При этом устраняется появление несимметричных импульсов (дрожания), которые неизбежны при асинхронной записи OCR1A.
| COM1A1 | COM1A0 | Влияние на вывод OC1 |
| 0 | 0 | не подключен |
| 0 | 1 | не подключен |
| 1 | 0 | очищается при совпадении, для возрастания счетчика и сбрасывается для уменьшения (неинвертирующий ШИМ) |
| 1 | 1 | очищается при совпадении, для уменьшения счетчика и сбрасывается для возрастания (инвертирующий ШИМ) |
Если OCR1A содержит значение $0000 или конечное значение (TOP), вывод OC1 остается в том состоянии, которое определяется установками COM1A1 и COM1A0. Это показано в табл.2.10
Таблица 2.10 Выход ШИМ для OCR=$0000 или TOP
| COM1A1 | COM1A0 | OCR1A | Вывод OC1 |
| 1 | 0 | $0000 | низкий |
| 1 | 0 | TOP | высокий |
| 1 | 1 | $0000 | высокий |
| 1 | 1 | TOP | низкий |
В режиме ШИМ флаг переполнения таймера 1 (TOV1) устанавливается, когда счетчик изменяет направление счета в точке $0000. Прерывание по переполнению таймера 1 работает как при нормальном режиме работы таймера/счетчика, т.е. оно выполняется, если установлен флаг TOV1 и разрешены соответствующие прерывания. То же самое касается флага совпадения и прерывания по совпадению.
Сторожевой таймер работает от отдельного встроенного генератора работающего на частоте 1 MHz (это типовое значение частоты для питания 5В). Управляя предварительным делителем сторожевого таймера можно задавать интервал сброса таймера от 16 до 2048 mS. Команда WDR сбрасывает сторожевой таймер. Для работы сторожевого таймера можно выбрать одно из 8-ми значений частоты, что позволяет в широких пределах изменять время между исполнением команды WDR и сбросом процессора. При отработке периода работы сторожевого таймера, если не поступила команда WDR, AT90S2313 сбрасывается, выполнение программы продолжается с вектора сброса.
Для предотвращения нежелательного отключения сторожевого таймера, для его запрещения должна выполняться определенная последовательность, которая описана при рассмотрении регистра WDTCR.
| Бит | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| $21($41) | - | - | - | WDTOE | WDE | WDP2 | WDP1 | WDP0 | WDTCR |
| Чт./зап (R/W) | R | R | R | R | R/W | R/W | R/W | R/W | |
| Начальн.знач. | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
Биты 7..5 - зарезервированы. В AT90S2313 эти биты зарезервированы и всегда читаются как 0.
Бит 4 - WDTOE - разрешение выключения сторожевого таймера. При очистке бита WDE этот бит должен быть установлен (1). Иначе, работа сторожевого таймера не прекращается. Через четыре такта после установки этого бита, он аппаратно сбрасывается.
Бит 3 - WDE - разрешение сторожевого таймера. Если бит установлен (1), работа сторожевого таймера разрешена, если бит сброшен - запрещена. Сброс бита производится только в том случае, если бит WDTOE установлен в 1. Для запрещения включенного сторожевого таймера должна исполняться следующая процедура:
1. Одной командой записать 1 в WDTOE и WDE. Единица в WDE должна записываться даже в том случае если этот бит был установлен перед началом процедуры остановки таймера.
2. В течение следующих четырех тактов процессора необходимо записать в WDE логический 0, при этом работа сторожевого таймера запрещается.
Биты 2..0 - WDP2..0 - Биты предварительного делителя сторожевого таймера. Если работа сторожевого таймера разрешена, эти биты определяют предварительный коэффициент деления для сторожевого таймера. В таблице 2.11 приведены различные значения установок предварительного делителя и соответствующие им временные интервалы для напряжения питания Vcc=5V.
| WDP2 | WDP1 | WDP0 | Период времени |
| 0 | 0 | 0 | 16 mS |
| 0 | 0 | 1 | 32 mS |
| 0 | 1 | 0 | 64 mS |
| 0 | 1 | 1 | 128 mS |
| 1 | 0 | 0 | 256 mS |
| 1 | 0 | 1 | 512 mS |
| 1 | 1 | 0 | 1024 mS |
| 1 | 1 | 1 | 2048 mS |